Адриан Вонг - Оптимизация BIOS. Полный справочник по всем параметрам BIOS и их настройкам Страница 21

Однако если период tRAS слишком короткий, времени для завершения операции может быть недостаточно. Это снижает производительность системы и может вызвать потерю или повреждение данных.

Чтобы получить оптимальную производительность, используйте минимальное значение. Как правило, оно равно: CAS Latency (Время ожидания CAS) + tRCD + 2 цикла таймера. Например, если вы настроили CAS Latency на 2 цикла, а tRCD на 3 цикла, вы получаете значение, равное 7 циклам.

Если ваша система будет сообщать об ошибках или зависать, увеличьте значение tRAS на один цикл, чтобы стабилизировать работу.

DRAM Burst Length 8QW (Продолжительность записи 8QW для DRAM)

Обычные опции: Enabled, Disabled.

Блоковые операции (burst transactions) повышают производительность SDRAM, так как данные читаются и записываются блоками с использованием только одного адреса столбца.

В такой операции только при первой передаче данных для чтения или записи учитывается начальная задержка, необходимая для активации столбца. Последующие операции в последовательности выполняются без задержки. Это позволяет намного быстрее считывать и записывать блоки данных.

Например, блоковая операция из четырех записей может включать задержки: 4-1-1-1. На выполнение четырех записей операции понадобится семь циклов.

Если же четыре записи не объединены в блоковую операцию, задержки будут стандартными: 4-4-4-4. На выполнение четырех записей операции понадобится 16 циклов, то есть на 9 циклов больше (или в два раза медленнее).

Функция BIOS DRAM Burst Length 8QW позволяет управлять продолжительностью операции записи.

Если вы выключите данную опцию, операция записи будет ограничена четырьмя QW.

Если вы включите данную опцию, операция записи будет ограничена восемью QW.

Так как начальное ожидание CAS фиксировано для каждой операции, увеличение время записи позволяет записать или считать больше данных с меньшей задержкой. Поэтому запись длиной 8 выполняется быстрее, чем запись длиной 4.

Например, если контроллер памяти записывает в память блок данных продолжительностью в восемь единиц, эту задачу он может решить с использованием одной блоковой операции в восемь единиц или с использованием двух стандартных операций в четыре единицы каждая. Для блоковой операции будут действовать задержки: 4-1-1-1-1-1-1-1, то есть на всю операцию потребуется 11 циклов.

Для двух стандартных операций будут действовать задержки: 4-1-1-1-4-1-1-1. Это значит, что для завершения двух операций понадобится 14 циклов. Как видите, это медленнее, чем при использовании блоковой операции.

Рекомендуем включить данную опцию BIOS, чтобы улучшить производительность системы.

DRAM Data Integrity Mode (Режим целостности данных DRAM)

Обычные опции: ECC, Non-ECC.

Эта функция BIOS управляет настройкой ECC для контроллера памяти.

Опция ECC (Error Checking and Correction – Проверка и исправление ошибок) позволяет контроллеру памяти находить и исправлять ошибки одного бита. Также контроллер памяти сможет находить (но не исправлять) ошибки двух битов. Это позволяет добиться повышенной интеграции данных и стабильности системы. Данная функция может быть активирована только в том случае, если вы пользуетесь модулями памяти ECC.

Такие модули памяти достаточно дорогие, потому что они поставляются с дополнительными чипами памяти. Причина заключается в том, что материнской плате необходимо применить дополнительные биты ECC (ECC-кодировку) к данным, которые записываются на модуль памяти. При считывании данных контроллер памяти пересчитывает ECC-кодировку и сравнивает ее с оригинальной ECC-кодировкой, которая была записана в память ранее. Если кодировка совпадает, это значит, что данные верны.

Если в данных имеется ошибка одного бита, контроллер памяти может идентифицировать ошибку путем анализа ECC-кодировок. Затем бит исправляется путем изменения полярности (с 0 на 1 или наоборот).

В табл. 4.4 приведен список ECC-кодировок, которые необходимо использовать для различных стандартов данных в соответствии с ECC-алгоритмом.

Таблица 4.4

Так как современные процессоры используют строки данных 64-бит, для применения опции ECC вам требуются модули ECC 72-бит (64-бит данных + 8-бит ECC). Обратите внимание на то, что максимальная скорость передачи данных модуля памяти 72-бит ECC такая же, что и у модуля памяти 64-бит. Дополнительные 8 бит памяти используются только для кодировки ECC, но не для данных. Поэтому модули памяти 72-бит не могут улучшить производительность вашей системы.

Так как контроллер памяти должен рассчитывать ECC-кодировку для всех данных при записи или чтении, имеет место небольшое снижение производительности (примерно 3–5 %). Это одна из причин, по которой модули памяти ECC непопулярны у пользователей обычных компьютеров. Вспомните, что модули памяти ECC стоят дорого и встречаются редко, и вы поймете, что им никогда не стать лидерами на рынке.

Если интеграция данных для вас очень важна, и вы не можете допустить повреждения данных в системе, используйте модули памяти ECC. Потеря 3–5 % в производительности памяти – ничто по сравнению со стабильностью информации, которую обеспечивает ECC. В любом случае, эта функция будет полезна для вас.

Если вы работаете со стандартными модулями памяти 64-бит, выберите опцию Non-ECC.

Если вы уже потратили деньги на модули памяти ECC, включите данную опцию и не обращайте внимания на разговоры о потери производительности. Не имеет смысла покупать дорогие модули ECC, чтобы затем выключать их поддержку! Помните, что вы не теряете производительность. Вы просто обмениваете ее на повышенную стабильность и интеграцию данных.

DRAM Idle Timer (Таймер простоя DRAM)

Обычные опции: 0T, 8T, 16T, 64T, Infinite, Auto.

Контроллер памяти позволяет страницам памяти оставаться открытыми. Если цикл процессора на SDRAM попадает в открытые страницы, он может быть выполнен без задержки. Это позволяет улучшить производительность процессора.

Но страницы не могут оставаться открытыми постоянно. Их необходимо закрывать и обновлять. Если страница закрывается в тот момент, когда контроллер памяти пытается считать из нее информацию, то операция чтения задерживается вплоть до повторной активации страницы. Это очень важно, так как теряются циклы процессора.

Эта функция BIOS задает количество циклов простоя, которое допускается до того, как контроллер памяти заставляет ожидающие страницы закрыться и обновиться.

В основе данной опции лежит концепция временной локализации (temporal locality). В соответствии с ней, чем дольше открытая страница простаивает, тем меньше вероятность того, что она снова понадобится до обновления. Поэтому лучше временно закрыть и обновить страницу, чтобы быстро открыть ее впоследствии, если в этом возникнет необходимость.

Вы можете настроить эту функцию на любое количество циклов от 0T до 64T. Указав значение, вы определяете, сколько циклов таймера открытые страницы могут простаивать, прежде чем они будут закрыты и обновлены. Вам доступны такие опции, как Infinite (Бесконечно) и Auto.

Если вы выберите значение 0 Cycle (0 циклов), контроллер памяти будет мгновенно обновлять открытые страницы при наличии цикла простоя.

Если вы выберите значение Infinite, контроллер памяти не будет обновлять открытые страницы. Открытые страницы остаются активным до тех пор, пока не наступит время их обновления.

Если вы выберите значение Auto, контроллер памяти будет использовать установку производителя по умолчанию.

Большинство производителей по умолчанию используют значение 8T, что позволяет контроллеру памяти обновлять открытые страницы после восьми циклов простоя.

Если вы увеличите значение, это позволит банку SDRAM задерживать обновление страниц (при условии, что система не обращается к ним). Благодаря этому запрос команды чтения или записи, обращенный к данным страницам, может быть выполнен мгновенно.

Тем не менее, возможности этой функции ограничены настройкой цикла обновления в BIOS. Это значит, что при необходимости открытая страница будет обновлена независимо от того, достигло ли количество пустых циклов отметки, заданной опцией SDRAM Idle Limit, или нет. Поэтому функция SDRAM Idle Limit может применяться только для того, чтобы вынудить обновление банка SDRAM до завершения цикла обновления, но не для задержки данного цикла.

Уменьшение количества циклов до 0T заставляет контроллер памяти закрывать все открытые страницы после того, как запросы перестают отправляться на контроллер памяти. То есть открытые страницы обновляются сразу после прекращения запросов. Теоретически, это может привести к повышению эффективности памяти, так как обновление открытых страниц маскируется во время пустых циклов. Но все запросы, поступающие после этого, должны ждать обновления страницы.

Так как обновления происходят нечасто (примерно один раз в 64 миллисекунды), их воздействие на производительность памяти можно считать минимальным. Преимущество маскировки обновлений во время пустых циклов невелико, особенно если учесть то, что современные системы памяти используют для маскировки обновлений обмен данными между банками.