Пауль Хоровиц - Искусство схемотехники. Том 3 [Изд.4-е] Страница 7

В этой простой системы мы остановились на автовекторизуемых прерываниях; логическое И сигналов FC0 и FC1 указывает на выполнение цикла подтверждения прерывания, в течение которого мы обязаны установить сигнал VPA' одновременно со стробом адреса AS'. Мы также используем наш сигнал INTA' для запрещения нормального декодирования ввода-вывода (см. ниже). В МП 68008 предусмотрены три уровня автовекторизуемых прерываний. К нижнему уровню (IPL1) мы подключили через проводное ИЛИ «медленные» прерывания от последовательного порта и календаря; прерывания от чувствительного к задержкам таймера (называемого "СIO"-микросхемой) реализуются на следующем уровне (IPL0/2). Самый верхний уровень «немаскируемых» прерываний (установлены обе линии IPL) зарезервирован для прерывания от кнопки (немаскируемое прерывание NMI), так что вы всегда можете вывести плату из состояния зависания в процессе отладки программы.

Для образования пары стробирующих сигналов (RD', WR') мы использовали несколько вентилей. Эти сигналы будут полезны для некоторых "Intel-совместимых" периферийных устройств, для которых требуются отдельные строб-сигналы.

DTACK', BERR' и медленные периферийные устройства. Наконец, мы использовали сдвиговый регистр с параллельным выводом (`164) в качестве машины состояния для генерации последовательности нескольких требуемых сигналов. Сдвиговый регистр удерживается в исходном состоянии до установки ЦП сигнала AS', который указывает на начало цикла шины (см. рис. 11.4). После этого единицы начинают продвигаться вниз по регистру, на один шаг на каждый нарастающий фронт тактовой серии. Выход Q0 позволяет генерировать задержанный сигнал RD' (DELRD'), который используется обоими неповоротливыми устройствами (SCC и СIO), как это будет объяснено позже. Некоторые устройства ввода-вывода работают медленно и требуют состояний ожидания; выход Q2 сдвигового регистра позволяет сформировать задержанный сигнал DTACK и реализовать два состояния ожидания для всех портов ввода-вывода (при нашей раскладке адресов весь ввода-вывод отображается на память выше адреса $80000, т. е. при установленном сигнале А19), и отсутствие состояний ожидания для памяти (сигнал А19 не установлен). Если, однако, 1 дойдет до конца сдвигового регистра, возникнут неприятности, поскольку любые циклы магистрали завершаются (со сбросом сигнала AS) задолго до этого. Поэтому последний выход (Q7) использован для установки сигнала BERR, который приводит к векторизованному переходу (через ячейку 08), что предотвращает зависание ЦП. Такой сигнал «тайм-аута» магистрали особенно важен в ЭВМ общего назначения, где в противном случае обращение ЦП к несуществующему периферийному устройству приведет к аварии машины.

Память. Получив сигнал начальной загрузки (установка RESET и HALT), МП 68008 обращается к началу памяти с целью извлечения двух важных адресов: 32-разрядного стартового адреса, хранящегося в байтах памяти $04-$07, и начального значения указателя стека, располагающегося в байтах $00-$03. Прочитав эти адреса, МП инициализирует указатель стека, после чего осуществляет переход по стартовому адресу.

Поскольку эти ячейки в начале памяти считываются ЦП еще до загрузки какой-либо программы, эта область памяти должна быть энергонезависимой, т. е. ее содержимое должно сохраняться при полном отключении питания. Естественно использовать здесь РПЗУ (репрограммируемое постоянное запоминающее устройство, см. разд. 11.12), недорогое ПЗУ с байтовой организацией, стираемое ультрафиолетовым облучением. Эти ПЗУ легко распознать по небольшому стеклянному (собственно, кварцевому) окошку, расположенному «на спине» каждой микросхемы. Стирание РПЗУ требует полчаса, а запись-около минуты. Такие ПЗУ могут иметь емкость до мегабита, и данные сохраняются в них дольше, чем будет жить конструируемый вами прибор. Единственный недостаток размещения ПЗУ в начале памяти заключается в том, что там же располагаются разнообразные векторы (прерываний, ошибок шины и других «исключений»), содержимое которых хотелось бы изменять программно.

Решение проблемы может заключаться в использовании варианта РПЗУ, называемого ЭРПЗУ (электрически стираемое репрограммируемое постоянное запоминающее устройство). Можно также организовать двухступенчатый процесс: в ПЗУ постоянно хранятся векторы, указывающие на таблицу переходов в обычной памяти (ОЗУ, см. ниже). Есть, однако, более изящный способ. Вы конструируете схему таким образом, что при загрузке в начале памяти оказывается ПЗУ, но позже оно заменяется (под управлением программы) на обычную память с возможностью записи в нее, т. е. ОЗУ. Посмотрим снова на рис. 11.10. Мы использовали РПЗУ 27256, микросхему с организацией 32Кx8, имеющую, по нынешним стандартам, умеренную емкость. У нее есть 15 адресных входов, 8 трехстабильных выходов данных, вход выбора микросхемы (CS') и вход разрешения выхода (OE'). Каждый адресуемый байт (записанный в микросхему заранее в помощью программатора и более неизменяемый) поступает на линии данных только если установлены оба входа разрешения. Обычно вход CS' устанавливается как можно раньше сигналом с дешифратора адреса, а вход ОЕ стробируется сигналом чтения. В нашем случае память (ПЗУ или ОЗУ) активизируется только если сброшен сигнал А19; другими словами, память располагается в младшей половине адресного пространства. Кроме того, чтение ПЗУ разрешается только если а) установлен сигнал А18 или б) установлен бит BOOT (устанавливается при включении, сбрасывается программой). ОЗУ также располагается в нижней половине адресного пространства, но активизируется только если чтение ПЗУ запрещено. Таким образом, когда выполняется начальная загрузка, триггер BOOT установлен, и в адресном пространстве $0000-$7FFF временно располагается ПЗУ; ОЗУ как бы не существует. Обращение к ПЗУ осуществляется также и в области его «постоянного проживания», по адресам $40000-$47FFF.

Первые 8 байт ПЗУ остроумно запрограммированы так, что осуществляется переход на продолжение программы начальной загрузки, но уже в старшем адресном пространстве, где (среди прочего) очищается порт ЭЛД (адрес $86000). Запись в порт ЭЛД имеет побочный эффект сброса триггера BOOT, в результате чего временный образ ПЗУ в начале адресного пространства замещается образом ОЗУ. Для пояснения сказанного, ниже приведено содержимое первых 24 байт ПЗУ, реализующих описанную процедуру:

Заметьте, что две последние команды выполняются по адресам $40008 и $40010 соответственно благодаря стартовому адресу, извлеченному из ячейки $0004. Подключение микросхемы ОЗУ 8Кx8 осуществляется очень просто. ОЗУ воспринимает младшие 13 бит адреса (8К) и активизируется, когда сигнал А19 снят и ПЗУ отключено. Стробирующие сигналы RD' и WR' подключены ко входам разрешения выхода (OE') и разрешения записи (WE') соответственно. Будем пока считать, что схема декодирования, обозначенная на рис. 11.10 пунктиром, отсутствует. Тогда ОЗУ располагается в самом низу адресного пространства, за исключением момента начальной загрузки, когда оно замещается временным образом ПЗУ.

Однако наша схема декодирования адресов работает странным образом. Взглянем внимательно на ОЗУ. Мы игнорировали биты адреса А13-П17! В результате байт памяти с адресом, например $0000, имеет много двойников — его можно найти по адресам $2000, $4000 и вообще по любому адресу, имеющему нули в разрядах А0-А12 и А18-А19. Байт имеет множественное представление в адресном пространстве. Чтобы устранить эту неоднозначность, можно было более узко квалифицировать сигнал CS', разрешающий работу ПЗУ, обусловив нулевое состояние бит А13-А17, но в этом нет особого смысла. Хотя наличие «призраков» памяти по всему адресному пространству может показаться свидетельством небрежности, но вреда в этом нет, и к тому же экономятся вентили. То же происходит с ПЗУ (а также и с вводом-выводом). На рис. 11.11 показана карта памяти[1] нашего прибора, где описанные повторения обозначены явным образом.

Рис. 11.11. Карта памяти.

Разумеется, если вы захотите установить в системе дополнительную память, вам придется привлечь дополнительные адресные линии. На рис. 11.10 показано, как это можно сделать — просто подключите дешифратор 1 из 4 (`139) к двум следующим адресным линиям, активизируя его нашим сигналом разрешения ПЗУ, и без всяких хлопот вы можете добавить три блока ОЗУ. Дальнейшее расширение памяти осуществляется аналогично.

Упражнение 11.5. С помощью дешифратора 1 из 8 (`138) подключите к системе 8 блоков памяти 8Кx8.

Упражнение 11.6. Модифицируйте схему с целью подключения ОЗУ емкостью 32Кx8.